Intel beerdigt Frontsidebus-Architektur bei Server-Systemen

Wie Intel heute angekündigt hat, wird bei dem für 2007 erwarteten Vierfach-Xeon-Chip die Systemanbindung grundlegend geändert. Das bisherige Frontsidebus-System hat ausgedient. An seine Stelle tritt ein sogennannter Dedicated Highspeed Interconnect, der den Engpass der aktuellen Systemarchitektur beseitigen soll.

Die unter dem Codenamen Caneland entwickelte Technik verbindet jeden einzelnen CPU-Kern mit dem System. Damit soll eine verbesserte Performance erreicht werden. Im bisherigen Design wickeln die einzelnen CPU-Kerne den Datenverkehr über den Frontsidebus ab. Allerdings wurde dieses Konzept für Single-Core-Systeme optimiert. Bei mehreren CPUs kommt es vermehrt zum Datenstau, da sich die einzelnen Kerne die System-Autobahn teilen müssen. Mit dem Dedicated Highspeed Interconnect soll nun quasi jeder CPU-Kern seine eigene Autobahn als Systemanbindung bekommen.

Die unter dem Codenamen Whitefield entwickelte Vierfach-Xeon-Architektur hat Intel somit gestoppt. Dieser sollte zwar schon ein so genanntes Common Serial Interface erhalten, mit dem die Frontsidebus-Problematik verbessert werden sollte. Offensichtlich hatte Intel diese Lösung nicht mehr als zukunftssicher angesehen.

Die neue Architektur soll erstmals mit dem unter dem Codenamen Tigerton entwickelten Vierfach-Xeon-Chip 2007 vorgestellt werden. Bis dahin könnte AMD mit dem Serverchip Opteron im Servermarkt einige Marktanteile gewinnen. Denn bei der AMD-Technik hat schon heute jeder CPU-Kern eine eigene Datenautobahn zum System. Das von AMD eingeführte Konzept bekommt also nun einen populären Nachahmer. Das dürfte das Server-Geschäft bei AMD deutlich beflügeln.

Ähnlich wie AMD will Intel beim Vierfach-Serverchip Tigerton jedem einzelnen CPU-Kern eine eigene Datenautobahn zum System spendieren.