Altera stellt neue PLD-Familie vor

Altera stellte eine neue Familie von programmierbaren Logikbausteinen (PLDs), Apex II, vor. Diese werde nach Angaben von Altera speziell auf SOPC (System-on-a-programmable-Chip)-Applikationen ausgelegt sein. Neu an den Apex II-Chips sollen umfangreiche I/O-Funktionalitäten sein, die speziell in schnellen Datenpfaden von Kommunikations-Applikationen zum Tragen kommen sollen.

Laut Hersteller bieten die Apex II-Bausteine sowohl 1-GBit/s True-LVDS als auch flexible 624 MBit/s-LVDS-Kanäle. Damit stehen bis zu 124 Ein- und Ausgangskanäle als differnezielle I/Os zur Verfügung. Beide LVDS-Interfaces unterstützen die Standards LVDS, LVPECL, PCML (Pseudo Current Mode Logic) sowie Hypertransport.

Die Bauteile wurden laut Altera auf Basis eines 0,15 Mikron-CMOS-Prozesses mit All-Layer-Kupfer-Struktur von TSMC gefertigt. Die Kupfer-Verbindungsstruktur soll nach Angaben des Herstellers eine Geschwindigkeitssteigerung von 30 bis 40 Prozent gegenüber vergleichbaren Aluminium-PLDs bieten. Durch den 0,15 Mikron-Fertigungsvorgang sollen mehr als 89.000 Logikelemente und 1,5 MBit RAM auf den Chip passen.

Die Bausteine der Familie umfassen Komplexitäten von 16.640 LEs mit 400 KBit on-Chip-RAM bis zu 89.200 LEs mit mehr als 1,5 MBit RAM. Der erste verfügbare Baustein wird nach Angaben von Altera der EP2A15 sein. Muster davon sollen ab diesem Quartal auf den Markt kommen. Der EP2A15 soll Mitte 2002 in der Volumenproduktion 150 Dollar kosten.

Kontakt:
Altera, Tel.: 089/3218250 (günstigsten Tarif anzeigen)