Bereits im September 2007 kündigte AMD die ersten Vierkern-Prozessoren der Opteron-Reihe an. Für die Massenauslieferung sind die verfügbaren Exemplare jedoch nicht bestimmt. Sie haben noch einen Bug im Translation Lookaside Buffer (TLB), der in seltenen, aber für den sicheren Betrieb zu häufig auftretenden Fällen Fehler produziert. Eine fehlerbereinigte Version soll nach jüngsten Angaben im zweiten Quartal 2008 erfolgen.
Technisch gesehen bringt AMD den ersten "echten" Quad-Core auf den Markt. Intel Quad-Cores sind zwei mittels internem Frontsidebus (FSB) verbundene Dual-Cores. Diese beiden Dual-Cores teilen sich keinen gemeinsamen Cache. Entscheidet der Scheduler des Betriebssystems, dass ein Thread aus Lastverteilungsgründen auf einen anderen Core gelegt werden muss, macht dies bei Intel-Chips ein komplettes Neuladen des Cache erforderlich.
Auch AMD hat sich nicht an ein zweistufiges Cache-Modell getraut, bei dem alle vier Kerne auf einen gemeinsamen L2-Cache zugreifen. In der Barcelona-Architektur besitzt jeder Kern einen eigenen L2-Cache von 512 KByte. Reicht dieser nicht aus, wird auf einen 2 MByte großen L3-Cache zurückgegriffen, den sich alle vier Kerne teilen. Durch exklusiv genutzten L2-Cache erfolgen deutlich weniger Zugriffe auf den gemeinsamen L3-Cache, was es wiederum erst ermöglicht, dass dieser ohne übermäßige Wartezyklen von vier Kernen gleichzeitig genutzt werden kann.
