Infineon überwindet Diffusions-Barrieren im Nano-Bereich

Schritt zur Sicherstellung der leistungsfähigen Metallisierung für künftige Chip-Generationen

Einem Forschungsteam von Infineon Technologies ist es nach eigenen Angaben gelungen, durch die Verkleinerung von so genannten Diffusions-Barrieren in den Bereich von Nanotechnologie-Strukturen, extrem dünne Sperrschichten für die Metallisierungstechniken künftiger Chip-Generationen zu fertigen. Die Forschungsergebnisse belegten, dass es möglich ist, ultradünne Diffusions-Sperrschichten zu fertigen. Diese werden zur Sicherstellung der Chipfunktionalität von der International Roadmap for Semiconductors (ITRS) bis 2016 gefordert.

Die ITRS erwartet eine Verringerung der Barrieren-Dicke von derzeit 12 nm (100-nm-Prozess-Technologie, 2003) bis auf 2,5 nm (22-nm-Technologie, 2016). Wesentliche Zielsetzung der Infineon Forscher war es, die weitere Reduzierung der bisherigen Ta/TaN-Sperrschichten soweit voranzutreiben, dass die Vorgaben der ITRS-Roadmap erfüllt werden können.

Das Forschungsteam von Infineon konnte in einem Demonstrationsaufbau angeblich extrem dünne metallische Sperrschichten integrieren, die zur hermetischen Einkapselung der Kupferleiterbahnen in den Metallisierungsebenen künftiger Chips erforderlich sind. Die elektrisch leitenden Schichten trennen die Kupferleitungen von der umgebenden dielektrischen Schicht, die für die Isolation sorgt. Die Einkapselung der Kupferleitung ist notwendig, da sonst das Kupfer in das Dielektrikum diffundiert und sowohl die elektrische Isolation als auch die darunter liegenden Transistorschaltungen zerstören kann.

Um die bestmögliche Chip-Performance beziehungsweise -Geschwindigkeit zu erreichen, müssen die Barrieren so dünn wie möglich sein. Und zwar aus zwei Gründen: Sehr dünne Sperrschichten lassen einerseits genug Platz für die leitenden Kupferbahnen. Darüber hinaus muss der Strom bei den vertikalen Verbindungen zwischen den Metallisierungsebenen (über so genannte Vias) auch durch die Sperrschichten fließen können – wobei der elektrische Widerstand direkt proportional zur Dicke der Schicht ist.

Die Untersuchungen von Infineon haben gezeigt, dass auch bei Dicken von weniger als zwei nm keine Kupfer-Diffusion auftritt. Damit sind diese ultradünnen Sperrschichten ebenso zuverlässig wie die derzeit in Produkten verwendeten Diffusions-Barrieren mit Dicken von 50 nm. Darüber hinaus ist der elektrische Widerstand in den Vias durch diese sehr dünnen Schichten ausreichend klein, um die hohen Geschwindigkeitsanforderungen erfüllen zu können, wie sie z.B. Mikroprozessoren haben, die voraussichtlich Mitte des nächsten Jahrzehnts gefertigt werden.

„Durch den geringen elektrischen Widerstand und die ausgezeichnete Widerstandsfähigkeit gegenüber Elektromigration bietet Kupfer klare Vorteile für leistungsfähige ICs. Damit Kupfer auch das bevorzugte Material für die Metallisierung in künftigen Chip-Generationen sein kann, muss großes Augenmerk auf die Vermeidung der Kupfer-Diffusion gelegt werden“, sagte Karl Joachim Ebeling, Forschungsleiter bei Infineon Technologies. „Die jetzt erreichten Ergebnisse markieren einen wesentlichen Schritt bei der Bereitstellung der anspruchsvollen Technologien für die Fertigung der nächsten, weiter miniaturisierten Chip-Generationen.“

Themenseiten: Hardware

Fanden Sie diesen Artikel nützlich?
Content Loading ...
Whitepaper

ZDNet für mobile Geräte
ZDNet-App für Android herunterladen Lesen Sie ZDNet-Artikel in Google Currents ZDNet-App für iOS

Artikel empfehlen:

Neueste Kommentare 

Noch keine Kommentare zu Infineon überwindet Diffusions-Barrieren im Nano-Bereich

Kommentar hinzufügen

Schreibe einen Kommentar

Deine E-Mail-Adresse wird nicht veröffentlicht. Erforderliche Felder sind markiert *