Details zu Intels Tri-Gate-Transistor

Forscher erläuterten in Japan die dritte Dimension des Prozessoren-Designs

Mit ein wenig Verspätung liefert Intel nun einige Details zu seinem Tri-Gate Transistoren nach, die der Konzern in der vergangenen Woche in Japan vorgestellt hat. Seine Entwicklung stellt laut dem Prozessorenexperten einen ersten Schritt in eine neue Ära von dreidimensionalen Transistoren dar. Nur so könne dem Moor’schen Gesetz auch im nächsten Jahrzehnt Rechnung getragen werden.

„Unsere Forschung hat ergeben, dass bei Transistor-Kenngrößen unter 30 Nanometer ein traditioneller Transistor mit einer planaren Sperrschicht unseren Anforderungen an Stromverbrauch und Leistungsfähigkeit nicht entspricht“, erklärte Gerald Marcyk, Direktor des Components Research Labs bei Intel. Transistoren in Mikroprozessoren seien mikroskopisch kleine Schalter aus Silizium, die die digitalen Zustände Ein/Aus darstellen können und so die elektronische Datenverarbeitung erst ermöglichen. Traditionelle Transistoren mit einer planaren Sperrschicht sind in der Halbleiterindustrie seit den 60er Jahren üblich. Bei zukünftigen Transistoren mit Kenngrößen unter 30 Nanometer erhöhe sich durch einen steigenden Leckstrom (also der unerwünschte Strom der auch im Ruhezustand durch den Transistor fließt) der Energieverbrauch eines Prozessors, was eine nicht mehr tolerierbare Wärmeentwicklung zur Folge habe.

Intels Tri-Gate Transistor nutzt laut Marcyk eine neue dreidimensionale Struktur, ähnlich eines Plateaus mit einer flachen Ebene oben und zwei vertikal steil abfallenden Seiten. Dabei flössen elektrische Signale nicht nur entlang der Ebene, sondern auch entlang den beiden Seiten. Das erlaube die Verdreifachung der möglichen elektrischen Signale – vergleichbar mit einer einspurigen Straße zu einer dreispurigen Autobahn bei gleicher Fahrgeschwindigkeit. Neben der effizienteren Arbeitsweise reagiere der Tri-Gate Transistor also auch schneller und liefere bis zu 20 Prozent mehr Strom als ein planares Design mit gleicher Gate-Länge.

Der Tri-Gate Transistor wurde den Angaben zufolge auf einer ultra-dünnen Lage von vollständig verarmten Silizium („fully depleted Si“) aufgebaut, was die Leckströme reduzieren soll und sehr schnelle Transistoren mit geringem Stromverbrauch ermögliche. Außerdem habe der Tri-Gate Transistor erhöhte Strukturen für Source und Drain – das reduziere Widerstände, was wiederum die Betriebsspannung verringere.

Weiterhin sei das Design schon heute kompatibel zu einem so genannten High-K Gate-Dielectric, einer hoch isolierenden Sperrschicht, die die Leckströme in Zukunft noch weiter reduzieren soll.

Kontakt: Intel, Tel.: 089/9914303 (günstigsten Tarif anzeigen)

Themenseiten: Hardware

Fanden Sie diesen Artikel nützlich?
Content Loading ...
Whitepaper

ZDNet für mobile Geräte
ZDNet-App für Android herunterladen Lesen Sie ZDNet-Artikel in Google Currents ZDNet-App für iOS

Artikel empfehlen:

Neueste Kommentare 

Noch keine Kommentare zu Details zu Intels Tri-Gate-Transistor

Kommentar hinzufügen

Schreibe einen Kommentar

Deine E-Mail-Adresse wird nicht veröffentlicht. Erforderliche Felder sind markiert *