IBM integriert DRAM auf SOI-Chip

Silicon-on-Insulator meets System-on-a-Chip

Patentweltmeister IBM (Börse Frankfurt: IBM) hat einen Weg gefunden, DRAM in SOI-Chips (SOI = Silicon on Insulator) zu integrieren. SOI-Prozessoren sollen eine um 20 bis 30 Prozent bessere Performance aufweisen als aktuelle Chips.

Damit kreuzen sich die Entwicklungslinien von IBMs Silicon-on-Insulator (SOI)-Technik und seiner System-on-a-Chip-Roadmap. Bislang galten die beiden Technik als nur schwer vereinbar.

Die Integration von DRAM-Speicherbausteinen auf einem einzigen „gewöhnlichen“ Chip hatte IBM bereits im Februar versprochen. Das „System on a Chip“ soll in Handys und Netzwerkkomponenten zum Einsatz kommen. Der Vorteil liegt auf der Hand: Der Bus hat weit geringere Wege zwischen Speicher und Prozessor zurückzulegen als in herkömmlichen Zwei-Chip-Lösungen. Zwar sind bereits einige Alles-auf-einem-Chip-Lösungen bekannt, bei der DRAM-Integration war IBM aber der erste, dem dies gelang.

Auch bei der SOI-Entwicklung ist der Konzern tonangebend: Die ersten SOI-Server von Big Blue werden der Mainframe-Linie AS/400 entstammen und ab August in den Handel kommen, erklärte der Konzern im Mai. Die RS/6000-Server sollen im Herbst auf SOI umgestellt werden. Sprecher des Konzerns behauptete zudem, die Konkurrenz liege „gut zwei Jahre“ in der Entwicklung zurück.

Bereits im März hatte die Enterprise Systems Group von IBM den Power4-Chip mit SOI angekündigt, der den Pentium III mit 1 GHz „alt“ aussehen lassen soll. Der Power4 ist zunächst für den Einsatz in High-End-Servern für Hosting und E-Commerce vorgesehen und bietet echtes Multiprozessing durch den Einsatz von zwei Prozessoren auf einem einzigen 64-Bit-Chip.

Die Power4-Architektur besteht aus 170 Millionen Transistoren und wird in 0,18-Mikrometer-Kupfer-Technik gefertigt. Das bedeutet, dass die Transistoren mit Kupfer verbunden sind und 0,18 Mikron Abstand zueinander haben. Der Systembus verkehrt mit einer Taktrate von 500 MHz und kann bis zu 100 GBit/s zwischen CPU und Speicher hin- und herschaufeln. Level 2 Caches, die die wichtigsten Daten nahe beim Prozessor zwischenspeichern, seien „in Massen“ vorhanden.

Das SOI-Verfahren basiert auf der Zufuhr von Sauerstoff, der als Isolationsschicht unter die Oberfläche von Silizum-Waferscheiben aufgebracht wird, aus denen die einzelnen Chips geschnitten werden. Die Isolationsschicht erzeugt eine Art dünnen Kanal, der elektrische Impulse „reibungslos“ und deshalb schneller sowie mit geringerem Strombedarf transportiert. „Das ist wie Daten über Eis zu schieben, statt sie durch Sand zu ziehen“, erklärt IBM-Sprecher Tom Beermann.

Mit der erstmals 1998 von IBM eingesetzten Kupfertechnologie hat IBMs SOI-Verfahren nichts zu tun: Kupfer als Ersatz für Aluminium macht die interne Verdrahtung der Prozessoren effizienter, SOI verbessert die Transistoren. „Die Kombination aus beiden macht´s“, kommentiert Allens Kollege Dennis Cox.

Aktuelles und Grundlegendes zu Prozessoren und Mainboards von AMD über Intel bis Cyrix bietet ein ZDNet-Special.

Kontakt:
IBM, Tel.: 01803/313233

Themenseiten: Hardware

Fanden Sie diesen Artikel nützlich?
Content Loading ...
Whitepaper

ZDNet für mobile Geräte
ZDNet-App für Android herunterladen Lesen Sie ZDNet-Artikel in Google Currents ZDNet-App für iOS

Artikel empfehlen:

Neueste Kommentare 

Noch keine Kommentare zu IBM integriert DRAM auf SOI-Chip

Kommentar hinzufügen

Schreibe einen Kommentar

Deine E-Mail-Adresse wird nicht veröffentlicht. Erforderliche Felder sind markiert *